• · 差分信号与单端口信号11-26
• · 关于CFI里的timing11-26
• · 硬件平台做数据压缩算法设计相关问题交流！（严禁灌水）11-26
• · 请教ASIC做查找表，一般用寄存器吗？有没有好的办法呢？11-26
• · 有关modelsim仿真问题11-26
• · .35工艺DRC11-26
• · 在verilog中怎么描述ROM并赋值？11-26
• · 请教rom赋值的时候用阻塞还是非阻塞？11-26
• · verilog generate语句 for语句11-26
• · 寄存器类型能不能取或？11-26
• · xilinx fft IP　core11-26
• · verilog中寄存器赋值问题11-26
• · 使用技巧11-26
• · 本科毕业进华为海思，求教职业规划11-26
• · 求解costas环中的数字鉴频器部分11-26
• · 菜鸟求助，soc设计开发流程11-26
• · 关于verilog中function和assign的用法，有个问题请教11-26
• · cadence ius 控制台 如何进行命令的自动补全？tab不管用呢11-26
• · DDR2读数可以从0开始吗？11-26
• · 请教quartus2的使用问题11-26
• · IC系统设计规格书以及规范11-26
• · Milkyway 库11-26
• · DDR2 SDRAM Controller with ALTMEMPHY 内存参数设置11-26
• · verilog中状态机设计问题请教？11-26
• · 哪位大虾在linux下安装并使用过Xilinx ISE10.1？11-26