verilog中状态机设计问题请教？
时间：10-02
整理：3721RD
点击：
最近一直在做数据无损算法的硬件设计，设计完之后，测试、综合都通过，资源消耗也比较上，但是发现一个问题，就是我的状态机的状态在20个左右，请问这是不是有点多，会降低程序的可读性，请高手指点一下！
自己先顶一下！
20个状态没什么问题。
状态数目不是问题，问题是状态编码很讲究了
20个的状态是多了点，我没写过但是见到过，用的好好的，个人觉得没啥子问题
写过10多个状态的状态机。挺烦的。
谢谢！
曾经做SATA的时候写过30-40个状态的状态机，只要你感觉没有可合并的冗余状态那就OK
状态机状态多点没什么