求解costas环中的数字鉴频器部分

目前在做一个costas环的FPGA实现，这个在通信中是载波同步的常用元件。除了环路滤波器的参数设置以外，参考资料上关于数字鉴频器（PD）部分的介绍非常简单，从我看资料的感觉数字鉴频器就是得到相位偏差的算法。而环路滤波器就是通过偏差的相位得到DDS的频率调整参数。不知道对也不对！
由于载频不同步，我的理解是相位偏差θ在跟踪的过程是在变化的，有篇文献说是用同相支路的符号位作为过零检测脉冲，并与正交支路进行异或运算即可。不是太懂这个表述！
我的问题是：
1、数字鉴频器到底是做什么用的?
2、不同步的情况下，相位偏差θ因为时间的函数，这个理解正确么?还是说，在一定的时间内，相位偏差θ的变化很小，只要及时取值，通过Q/I的运算即可求的θ的正切值，然后通过反正切函数得到θ?
3、如果是这样的话，Q/I是取某段时间的值计算还是取某点的值计算?谢谢！