• · Quartus II调用Synplify进行综合时出错，求救！11-26
• · 单片机IC性能参数及设计11-26
• · 阿瓦隆总线突发传输的问题11-26
• · 请教该表达式的verilog实现（已解决）11-26
• · primetime DMSA11-26
• · 很是迷茫11-26
• · fpga迷茫啊！求指点！11-26
• · 急！求助：关于FPGA的面积计算！11-26
• · 急！求助：FPGA面积计算11-26
• · 后仿问题:Compiled SDF file was not found11-26
• · 一段verilog语句11-26
• · VS2010下编译systemC的问题11-26
• · 后仿数据异步过渡时老是因为setup时间不足出错，求高人指点怎么办？11-26
• · spw在linux下怎么装啊？11-26
• · FPGA设计中如何在可移植性和高性能间权衡？11-26
• · 高频电路相比于低频电路会出现哪些问题？11-26
• · 200MHz时钟信号测试时需要关注testborad的高频下的阻抗匹配吗11-26
• · 关于FPGA的block ram11-26
• · modelsim仿真与quartus自带仿真器的区别11-26
• · BIT主要完成那些自测试功能啊？11-26
• · 使用modelsim仿真ROCKET I/O GTP的IP核11-26
• · 求教有关DRC过孔金属覆盖不够的问题 急急急 ！11-26
• · 关于SAIF文件和功率分析的问题11-26
• · 如何将irun报的error变成warning？11-26
• · 计数器不能综合11-26