微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 200MHz时钟信号测试时需要关注testborad的高频下的阻抗匹配吗

200MHz时钟信号测试时需要关注testborad的高频下的阻抗匹配吗

时间:10-02 整理:3721RD 点击:
各位大侠,小弟目前正在做DDR的内存测试,时钟信号200MHz,需要考虑testboard传输线的影响吗? 现在用的低频的测试板结果还是可以的,如果需要的话,用什么仿真软件来做合适呢?multisim还是ADS?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top