高频电路相比于低频电路会出现哪些问题？

电磁兼容性问题

高频时，寄生电容不可忽略。另对于模拟电路来说，他的增益会降低，对于数字电路来说setup time和hold time更难以保障。也只是了解点皮毛，没做过高频的电路

高频功耗也大

好的，谢谢大家了~

我浅薄，没做过很高频，只说数字芯片在100MHz以上以及以下的区别：
1.高频在setup time上更苛刻（这个大家都知道），那么从设计的角度，要注意critical path。低频怎么乱写都搞得定
2.由于高频对应的是高性能（谁没事弄个高频的设计跑地性能），所以高频常常对应的系统集成度高一些（撇开一些专用传输类的场合），那么系统会复杂，架构做起来更费劲
3.一个系统的高频部分通常是核心，但不是全部的设计，其它部分通常跑在低频，那么两个时钟域的交互要小心。
4.高频高性能的同时，意味着更大的gate-count， 更高的功耗，同时大的设计因为着ir-drop更大
5.高频高性能意味着接口传输要求更高，接口功耗大时序紧张
6.从可测性的角度，频率上去了工艺也要求高，那么带来的si问题，受影响更加明显， 那么at-speed也变成了明确的需求，尽管at-speed不是由于高频直接导致的
7.高频电路总是跑在管子的临近极限速度，老化更快，同时管子的model不准确对功能影响更多，所以尽量留一些margin
8.从FPGA验证的角度，高频往往验证不到，要想清楚tapeout回来的行为和原型环境不一致的风险
9.高频难做一些，人员开销大，时序收敛费劲，开销大，周期长，老板要看工程师脸色

    100M时需要考虑测试板的阻抗特性吗?

Based on the length of your traces.
shorter (<=wavelength/4) trace, you can ignore characteristic impadence matching.