• · 用modelsim做综合布线后的仿真出现了问题！11-26
• · $readmemh如何使用11-26
• · 寻找 FPGA Verification Engineer11-26
• · verilog 除法11-26
• · fpga下载失败的原因11-26
• · 基于FPGA的视频编码存储方案11-26
• · DC综合库的映射11-26
• · 如何在modelsim中显示信号之间的时间间隔11-26
• · VCS/NC仿真对于高阻态的处理？11-26
• · xilinx DDR接口读写地址必须要以16的整数倍递增吗？11-26
• · spartan6怎么实现高频11-26
• · 求DDR内存颗粒的厂商网址 或供货商11-26
• · 小白问题..怎么将.bit文件直接下载到板子里呢？11-26
• · DC中 set drive 数值是什么概念11-26
• · 关于RS232 UART的流控制11-26
• · The logic for <***> does not match a known FF or Latch template.11-26
• · About xilinx spartan6 45t fpga IO standards11-26
• · quartus2生成的rom的IP核，怎么调用mif文件11-26
• · RS232读数据之后写到RAM中的地址生成器不稳定11-26
• · DC 综合 遇见个问题11-26
• · ddr2读操作的问题11-26
• · verilog中有效位判断11-26
• · 求解释“huffman解码JPEG”IP核(VHDL)的功能~11-26
• · 怎样使DC调用尽量少的cell type11-26
• · 时钟设置的问题11-26