• · 职位选择，请各位大侠们指导！11-26
• · Quartus 并转串11-26
• · altera DDR2 phy11-26
• · 求huffman编码器的verilog代码11-26
• · DC综合有硬核怎么办11-26
• · 如何控制FIFO的读使能信号？11-26
• · 求指点 ncverilog11-26
• · 关于PIO寄存器的地址11-26
• · SATA PIO 模式 求助高人指点:万分感激11-26
• · 求救，关于inout端口连接和ddr2 controller的11-26
• · IC流片服务11-26
• · (已解决)新手第一次写程序综合出现xst 899错误求解11-26
• · 如何使用FIFO的空满标志来控制读写使能信号？11-26
• · WiFi SD卡设计11-26
• · Booth2乘法器编码11-26
• · nc-verilog对FPGA进行时序仿真11-26
• · 求教verilog综合问题11-26
• · verilog中的小问题11-26
• · 请教大侠关于从modelsim中将输出数据导入一个文本文档的问题11-26
• · 有关Xilinx ISE 13.4 XST的问题11-26
• · ISE不同版本编译出来的效果不同？11-26
• · 修改完代码如何不关闭nc-verilog而完成重新加载11-26
• · synopsys 推出下一代验证ip11-26
• · FPGA设计中用到了quartus中的IP，如何将本设计成ASIC11-26
• · 关于几个时间参数的问题，请大虾门帮忙解决看看11-26