• · xilinx ip 仿真11-26
• · FPGA内建一SPI接口问题11-26
• · Xilinx携手Digilent共推TTP课程培训及技术沙龙11-26
• · Xilinx被墙？11-26
• · 大家工程中所用的FIFO是自己编写的，还是使用特定厂商的IP核？11-26
• · 求教 fpga在ise综合的时候 引脚报错11-26
• · ise 出现的问题11-26
• · ISE调用modelsim仿真软件11-26
• · 大家有做过基于FPGA的TCP协议实现吗？11-26
• · XPS新建BSB工程没有指定目标板的问题11-26
• · 谁能详细的介绍一下Modelsim的优点？11-26
• · 芯片稳定性11-26
• · 与和或有木有优先级高低？11-26
• · "Clk" is an undefined clock 这是什么回事？11-26
• · DC综合小疑问11-26
• · 求状态机中关于实例化的解惑11-26
• · 朋友们，有提高DFT coverage的好办法没11-26
• · 想统计设计中任何节点处的逻辑翻转次数或翻转概率11-26
• · verilog 怎样按bit读取文件11-26
• · xilinx spartn-6 微博大转盘抽奖活动11-26
• · 请教一个关于ARM和AHB总线的问题11-26
• · 如何FIFO在开发板上验证其读写功能？11-26
• · 现在我有一个FIFO模块，如何将该模块下载到开发上进行验证？11-26
• · 程序下载不进去，怎么会事？11-26
• · 关状态机的疑问11-26