微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合小疑问

DC综合小疑问

时间:10-02 整理:3721RD 点击:
做DC综合的时候,要给input,output端口进行drive,load设置,一直不太清楚这个应该怎么进行计算,去什么样的值会比较适合?

这个就是看你的设计要求啦
外部又多大的驱动能力? input drive
你输出的驱动能力 output load



    嗯,我知道这个是与外部接口有关的,就是不知道input drive 和 output load具体怎么计算,比如output pin只输出到一个标准与门,那么其load值应该为1,若是给模拟模块输入时序的,那应该怎么计算呢?

手边有个综合用的sdc,load设的是0.05,drive没有设定

路过,共同学习



    如果你是从数字驱动数字,你可以看看library里面 输出cell的 capacitance&下一级cell的输入capacitance
要是你 驱动模拟电路,那可以将你的输出cell 告诉模拟工程师,让他们看看cell的 W/L,计算cell的驱动能力,如果保险,你再除2,这样就可以驱动模拟的单元了。

我也不太明白,学习一下



    嗯,谢谢!还有一个问题是,drive和load有什么区别啊,drive是不是上一级电路对current_design的input端口所需的驱动能力,而load是output端口相对于下一级所需的驱动能力?

这样理解有些狭隘



    那应该怎么理解,才比较全面呢

共同学习中

主要是看与你设计接口的单元是什么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top