• · 20M的时钟变成16.777216M的Verilog代码怎么编呢？11-26
• · design Vision 版本过低怎么解决11-26
• · memory compiler生成的ram、rom怎么用到我的设计中。11-26
• · 寄存器reserved的意思11-26
• · 调用IP核与直接使用运算符(+,-,*,/)的区别11-26
• · ise 12.4 安装失败 点开ise图标出现clip host11-26
• · 请教verilog hdl的测试模块11-26
• · define用法11-26
• · 求助，modelsim对模块间信号哦的仿真问题11-26
• · 什么是温度计码11-26
• · FPGA中PLL对输入时钟有什么要求11-26
• · 讨论一下这条verilog语句！高手请进！11-26
• · 请教：synopsys DC综合工具site ID导致工具不能用11-26
• · 请教设计方案11-26
• · 求助，case语句和资源使用的问题11-26
• · 多端口register file如何读写？11-26
• · FPGA怎么读如一位串行时序信号11-26
• · 寄存器读写一栏写的RW1C，请问什么意思？11-26
• · 电机线圈的绕线方法11-26
• · 如何讲一个窄脉冲整形成为占空比为50%的同频率脉冲？11-26
• · 对于上升沿和下降沿都驱动的信号怎样赋值比较合适？11-26
• · 求助：ASIC领域有哪些著名的会议和开源/公开项目吗？11-26
• · 一位信号的异步传输11-26
• · 求助，关于ddr2 controller的问题，请问写数据和读数据的步骤应该是什么？11-26
• · DDR3 读写问题11-26