微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教verilog hdl的测试模块

请教verilog hdl的测试模块

时间:10-02 整理:3721RD 点击:
再测试模块里,stop也要声明吗?
错误显示:identifier "stop"must be decalared or defined.

请教verilog hdl的测试模块
不需要啊,不过要 $stop

请教verilog hdl的测试模块
哦,我看的参考资料,是人民币符号,害得我费了两个小时

请教verilog hdl的测试模块
哈哈

请教verilog hdl的测试模块
^_^

shouyongle

问题应该如何解决?

$stop

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top