微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教设计方案

请教设计方案

时间:10-02 整理:3721RD 点击:
请问接受8位串行数据的接口,应该设计一个计数器和FSM的1个状态?还是FSM的8个状态,没有计数器?
这两种硬件各有什么优势?

本质上没啥区别

应该设计一个计数器和FSM的1个状态?还是FSM的8个状态
第一种方案其实就不是状态机。
如果想在串行数据流里面得到特定数据标志,建议还是FSM 8个状态,这样可读性可维护性好多了。
如果只是串并转换,用状态机有点过了。



    首先你的认识可能还不够。使用硬件描述语言做设计,我们应从硬件的角度考虑问题。从综合的结果来说,用计数器和写状态机是一样的。用状态机只是更便于思考和描述。如果你对这个问题了解透彻,就应看到它的实质。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top