微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DDR3 读写问题

DDR3 读写问题

时间:10-02 整理:3721RD 点击:
明明写进去了呀  怎么读出来是不定态呢   而且整个过程中也没有时序违规 和error
# test_ddr3.ddr3.data_task: at time 42033751.0 ps INFO: WRITE @ DQS= bank = 3 row = 1091 col = 000002ec data = 1a
# test_ddr3.ddr3.data_task: at time 42035001.0 ps INFO: WRITE @ DQS= bank = 3 row = 1091 col = 000002ed data = 27
# test_ddr3.ddr3.data_task: at time 42036251.0 ps INFO: WRITE @ DQS= bank = 3 row = 1091 col = 000002ee data = b6
# test_ddr3.ddr3.data_task: at time 42037501.0 ps INFO: WRITE @ DQS= bank = 3 row = 1091 col = 000002ef data = 0c

# test_ddr3.ddr3.data_task: at time 42153751.0 ps INFO: READ @ DQS= bank = 3 row = 1091 col = 000002ec data = xx
# test_ddr3.ddr3.data_task: at time 42155001.0 ps INFO: READ @ DQS= bank = 3 row = 1091 col = 000002ed data = xx
# test_ddr3.ddr3.data_task: at time 42156251.0 ps INFO: READ @ DQS= bank = 3 row = 1091 col = 000002ee data = xx
# test_ddr3.ddr3.data_task: at time 42157501.0 ps INFO: READ @ DQS= bank = 3 row = 1091 col = 000002ef data = xx

自己顶

看看是不是写的时候,被ddr3输出的ready信号反压了。 估计就是个小地方没注意到。 截个图上来看下。

检查下是否有重复写同一地址的情况?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top