occupied slice占用太多怎么优化或设置

时间：10-02 整理：3721RD 点击：

occupied slice占用太多怎么优化或设置，设计主要是多通道高阶DDC，逻辑基本很简单的数据流控制，基本都是调用DDS和FIR的核，没有什么代码优化的方式。但是现在还有些模块没有写，就已经occupied slice占99%，unrelated 1%
如何设置或选择呢

谢谢大家求教了

谢谢大家有知道的朋友吗

路过，实在不知

好辛苦的求教谢谢大家

换芯片吧

有什么优化的方法吗

你使用的哪家器件?综合的有个面积和速度的优先选项。你试看看。
不过你这么紧了，估计作用不大

主要看你设计占用了多少资源，看用掉LUT和REG的比例。如果本身设计已经占用了70%以上资源，occupied slice 99%多很正常，现在你主要是调用IP，所以没有什么逻辑优化可言，除非你换方法，省掉大量逻辑，比如逻辑复用。如果没法复用，那看设计时序是否收敛，如果还有很多逻辑资源可以用，加上时序可以过，那就还可以继续加其他模块

上一篇：求助，verilog做简单除法的问题
下一篇：DDR3 读写问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类