• · 初学者，verilog中的问题11-26
• · 那位能说一下cyclone iii EP3C120 价格是多少？11-26
• · 求解 关于vlsi数电 除法器的设计11-26
• · 关于modelsim的路径设置问题11-26
• · About Synplicity Identify11-26
• · 求助vhdl+verdi混合仿真11-26
• · 急！verdi使用问题11-26
• · 求问verdi的设置11-26
• · spartan6 IBUFDS端接电阻问题11-26
• · 求教Verilog 代码问题11-26
• · raw 转 yuv42211-26
• · DC 综合问题请教11-26
• · 求助如何仿真altera除法器ip核11-26
• · Altera SDC 中遇到的约束对象不匹配的问题，求助~~~~~11-26
• · ubuntu安装candence ic的问题11-26
• · DDR2 仿真 ready没有输出11-26
• · Xilinx原语资料怎么来？11-26
• · AHB总线问题11-26
• · 为什么nios中DMA读取到的UART的数据总是少几个？11-26
• · 请教FPGA开发板问题11-26
• · 请教：vhdl中report语句11-26
• · ChipScope 9.li打不开11-26
• · 菜鸡求问，关于dc综合11-26
• · 有人比较过Altera和Xilinx在动态重配置技术上的区别吗？11-26
• · xilinx 功耗预估11-26