求助如何仿真altera除法器ip核

做一个简单的例子，就两个输入，调用ip核，输出除法的结果。 仿真用ModelSim-Altera 6.6c (Quartus II 10.1) Starter Edition，仿真文件一个top.v,一个divide.v,一个.top_tb,编译通过，但是仿真时，除法输出总是为高阻态。
换一般的modelsim，自己编译altera的库包含了：altera_220model,altera_mf,altera_primitives,sgate,和一个芯片系列，添加到library里，编译成功，仿真时还是同样的结果?
在库里都能找到 lpm_divide，但还是不行。
不知怎么搞啊?求助各位。

确认输入信号都给对了?

应该没错，，就简单的在testbench中初始化两个输入端口的值。随便给了一个频率的clk。设置的divide ip没有选需要清零输出和使能。