• · verilog中testbench的赋值问题，求解答11-26
• · 诚恳请教，华为海思值不值得去！11-26
• · 请教ALTERA 的PCI IP核11-26
• · 在sdk中的inout控制11-26
• · DFT DPV11-26
• · verilog赋值问题11-26
• · lizhen779911-26
• · 关于FFT的FPGA实现问题11-26
• · modelsim仿真的脚本问题11-26
• · 帮忙看一下为什么没有输出？11-26
• · verilog小问题，求解答。11-26
• · nandflash 烧写问题11-26
• · 在线等！哪位高手指点一下用fpga进行小数分频，多谢！11-26
• · 谁能帮我看看这个计数器的逻辑如何控制？11-26
• · 请问：数字ASIC工程师应该学些什么？11-26
• · 设计中可以出现异步电路么？11-26
• · verilog定义parameter的时候signed与非signed区别11-26
• · verilog 中<= 和=的问题11-26
• · nc verilog仿真时时钟波形忽然断了一大截11-26
• · formality比对RTL与综合网表的问题11-26
• · 求助，访问reg数组的方法11-26
• · Simulink 和Modelsim 联合仿真时的问题求助11-26
• · sof与run的疑问11-26
• · DSPBuilder与DE2-图像处理11-26
• · vcs内部新增了vera么？11-26