• · XUPV5-LX110T引脚问题11-26
• · 新人求问一个问题11-26
• · 数字电路功耗检测11-26
• · ISE 12.1 PlanAhead不能打开11-26
• · FPGA求助，牛人来帮忙呀11-26
• · 模拟人员请教verilog代码编译错误mem....11-26
• · ncverilog产生的sdf.X有什么用？11-26
• · DC综合 synthetic_library 是不是必须的11-26
• · 关于读 交大 ic设计工程硕士的消息。11-26
• · 逻辑内部对input进行驱动有什么危害11-26
• · 发布一则FPGA开发板信息，版主请见谅哦！11-26
• · 半导体产业知识11-26
• · verilog语言请教11-26
• · 哪位大侠写过flash的读写控制？11-26
• · FPGA中的block RAM与distribute RAM相关问题请教！11-26
• · leakage power的数量级大概多大11-26
• · IOB,BUFG话题11-26
• · 讨论下NAND控制器的ECC纠错位数11-26
• · 请教VLIW11-26
• · 请教下II2的问题11-26
• · cic滤波器抛弃位的个数的计算11-26
• · error load design的原因11-26
• · 弱弱问一句：编译需要8分钟？11-26
• · 关于alt_irq_register的疑问11-26
• · 实例化的两种写法疑惑11-26