error load design的原因

时间：10-02 整理：3721RD 点击：

求教各位大虾们：用modelsim编译完后是没有错误的，说明没有语法错误，而在执行时会出现error load design这是什么原因?都有哪几种情况?谢谢

1.模块定义和例化的端口不一致，可能出现这个问题，仔细检查一下，特别在改完子模块的时候要注意改顶层。
2.修改过文件，重新编译再重启仿真时，也可能出现error load design，modelsim有时会有这种毛病，特别是破解版。
重启modelsim，重新编译所有文件，再试试。
还不行就删掉work库，重启modelsim，重新编译库。