数字电路功耗检测

DC可以粗略的估计，

可以通过相应FPGA厂家工具估计出功耗。如果是ASIC，代工厂会在你提交100%网表后给出芯片功耗

    代工厂可以得出客户芯片的功耗?怎么算的呢，他如何得知你芯片的频率

100%网表交付的中，包含你的各种约束，以及你检查80%网表后添加的增强约束。所以厂家可以依据你的约束给出你芯片评估功耗。

primetime px 也可以做一部分分析

如果只是为了优化功耗,DC报的数据可以参考.
因为你想见到的是 Delta值. 绝对值有偏差仅供参考.
而优化前,优化后的功耗比较Delta值,用DC report是可以做为优化依据的. 因为DC是根据tech lib里面的功耗数据算的,是有依据的,不是猜测的.

要想降低功耗，必须要理解功耗产生的原因。
功耗一般大致可分为动态功耗和静态功耗。如果紧从RTL级降功耗，只能降低其动态功耗。