讨论下NAND控制器的ECC纠错位数

SANDFORCE在最新的SSD控制器芯片中标称有55bits/512Byte的BCH纠错能力。但是按照BCH的算法描述，55bits的纠错会产生13*55=715bits的校验码，这些校验码按照现有Nand Flash中SP区的大小，是肯定放不下的。不知道sandforce用了什么方法?

这跟NAND FLASH的工艺/型号有关系的.
55bit你不能指望现在NAND FLASH支持,是为了将来新工艺的NAND使用.
比如Micron 新款NAND,平均可以使用28bit ECC
Page size x8: 8640 bytes (8192 + 448 bytes)

    它是“up to”

NAND FLASH的工艺/型号只和其中SP区有关系，就以micron 8k page这个来说，448byte的SP区，最多只能实现15bits/512byte的BCH算法，这是存放校验码的SP区决定了。想达到更高的纠错能力，一个方法是做30bits/1024byte（或者60bits/2048bytes）的BCH算法。但是SF宣称的55bits/512就很让人费解。这么多的校验码放到哪去了，除非占用了一部分有效存储空间。

为未来的NAND用的.因为不可能年年更新芯片来支持新NAND.
留点设计余量.