微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 设计中可以出现异步电路么?

设计中可以出现异步电路么?

时间:10-02 整理:3721RD 点击:

请问ASIC设计中可以出现异步电路么?
比如always@(negedge signal_A), 这种允许出现么?

哈,用寄存器来缓一拍,就可以测到下降沿了,我傻了

有的时候设计中确实要用到一个信号去打数据, 可以将这个信号做使能信号



   我觉得很不妥,这种信号很容易丢失吧,至少上面的情况需要寄存器缓一拍,然后两者对比判断的

话说这个还是我当年的面试题呢

异步复位应该算吧



   当然算了,但是和我上面说的没有什么关系,呵呵,我其实是要采集信号的下降沿

可以,ARM就有异步的 省电



   最好别出现

看你要做什么,如果设计时钟、复位电路,不出现异步是不可能的,如果只是功能性的东西,只会在跨时钟域的地方一般才会用到

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top