verilog 中<= 和=的问题
时间：10-02
整理：3721RD
点击：
我知道<=用在时序电路中，而=用在组合电路中。可我见好多论文里全都用的=，而且有一份sdram官网的行为级模型也全都用的=，难道说很早前的Verilog中只有=吗?
<= 和=是verilog 中两种不同的赋值方式
<=是非阻塞赋值,=是阻塞赋值
两者的区别可以查看相关资料,看几个应该例子就可以弄明白的
我基本明白，可我看早先的论文里总觉得用的不对啊，因为全都用的=赋值,包括时序电路部分。还有刚从官网上下的sdram的行为模型，也全是=，但教程里说时序部分应该用非阻塞赋值啊
行为模型不考虑综合
以前的不规范。
深刻理解了这两种赋值方式就好 了
其他人的论文......