微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于几个时间参数的问题,请大虾门帮忙解决看看

关于几个时间参数的问题,请大虾门帮忙解决看看

时间:10-02 整理:3721RD 点击:
在数字 标准单元 设计时,有如下几个时间参数:
上升时间(rise time)一般为信号从10%VDD上升到90%VDD所用时间
下降时间(fall  time)
上升传输延迟 TpLH
下降传输延迟 TpHL
cell 延迟 用平均传输延迟 (Tplh+TpHL)/2 去表达
看到资料说上升传输时间是电流对负载CL放电 的时间长短,,,我想问下 上升时间和 上升传输延迟 有关系没?如果有是什么关系,都与负载有关么?他们的大小和负载具体有啥关系?

大家帮忙看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top