求救，关于inout端口连接和ddr2 controller的

就是，我在一个顶层模块里，要把两个小的模块连在一起，而这两个小的模块中有的管脚是inout类型的，那我在这个顶层模块中怎样定一只个连接信号。例如：
    module top（……）；
……
driver driver（.dq(top_dq),//模块例化，就是这块的top_dq信号在module top中怎么处理（dq信号是在inout类型）

）;
……
ddr2 ddr2(.mem_dq(top_dq)
);
……
endmodule
另外，我现在做的是一个ddr2 controller的仿真，ddr2 controller 是生成的，测试向量什么的是自己编的，仿真图是这样的，就是local_initial_done这个信号一直是低电平,有没有高人能够帮忙解答一下

仿真图，就是local_initial_done这个信号一直是低电平

你把两个模块接口都定义为inout，中间例化用wire连起来就OK了吧
local_initial_done是IP初始化完成的标志，估计你的激励没给对，我从图上看好像连时钟都没起来吧

嗯，我觉得好像就是输入和输出引脚都可以接吧。如果错了告诉我哈。

对，如果两个模块的inout直接连接的话，只需要定义一个wire即可。