微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求指点 ncverilog

求指点 ncverilog

时间:10-02 整理:3721RD 点击:
一个模块我在vcs下面跑没有问题,移植到整体系统中,在ncverilog下面仿真,结果提示我这个错误
请用这个错误一般是什么引起的?
ncverilog: *E,ELBERR: Error during elaboration (status 2), exiting.

嗯,两种可能,1.timescale 2. 仿真文件没有指定正确路径, 自问自答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top