微波EDA网，见证研发工程师的成长！ 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘03闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�16闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘

求指点 ncverilog

时间：10-02 整理：3721RD 点击：

一个模块我在vcs下面跑没有问题，移植到整体系统中，在ncverilog下面仿真，结果提示我这个错误
请用这个错误一般是什么引起的?
ncverilog: *E,ELBERR: Error during elaboration (status 2), exiting.

嗯，两种可能，1.timescale 2. 仿真文件没有指定正确路径，自问自答

上一篇：关于PIO寄存器的地址
下一篇：如何控制FIFO的读使能信号？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

射频专业培训教程推荐