微波EDA网，见证研发工程师的成长！ 2025妤犵儑鎷�03闁哄牞鎷�17闁哄喛鎷� 闁哄嫮鍠愬﹢锟�濞戞挴鍋�

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求指点 ncverilog

求指点 ncverilog

时间：10-02 整理：3721RD 点击：

一个模块我在vcs下面跑没有问题，移植到整体系统中，在ncverilog下面仿真，结果提示我这个错误
请用这个错误一般是什么引起的?
ncverilog: *E,ELBERR: Error during elaboration (status 2), exiting.

嗯，两种可能，1.timescale 2. 仿真文件没有指定正确路径，自问自答

上一篇：关于PIO寄存器的地址
下一篇：如何控制FIFO的读使能信号？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

射频专业培训教程推荐

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top