微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 修改完代码如何不关闭nc-verilog而完成重新加载

修改完代码如何不关闭nc-verilog而完成重新加载

时间:10-02 整理:3721RD 点击:
使用modelsim 调试代码及查看波形后直接编译,重新再跑一次波形即可跟上变动。但用nc-verilog如何才能实现这种操作,目前我都是关了nc-verilog再重新打开,好麻烦。
      需要什么指令,是在terminal中输入,还是在nc-verilog下输入

simulation->reinvoke simulatior

reload database好像就可以吧,我一般是这样


建议您使用脚本管理项目,使用GUI界面效率比较低。这样就算得新跑也只需要重新输一下命令即可
举个最简单的例子:
1. 建立run文件
    输入以下内容
    ncverilog -v xxx.v
2. 在terminal下面输入run即可

reload database好像就可以吧,我一般是这样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top