微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC 综合 遇见个问题

DC 综合 遇见个问题

时间:10-02 整理:3721RD 点击:
综合出来的时序报告没有时钟是怎么一回事啊?

搞的slack 一直为负,以前综合的时候,里面会有一个时钟周期,这次不知道是怎么搞的。

你这个少了一个时钟周期,导致required time 都是负值了

能说明白一点吗?我综合的时候定义了时钟的 周期是20

u_digital_top/u_m1d/t1949/t1948/t1477/U154/Y (OAI2BB1X4M)
                                                         0.214 &   34.740 r
  u_digital_top/u_m1d/t1949/t1948/t1477/t1358_reg_30_/D (SDFFRHQX8M)
                                                         0.000 &   34.741 r
  data arrival time                                                34.741
  clock clk_or1k (rise edge)                            32.000     32.000
  clock network delay (propagated)                       2.927     34.927
  clock reconvergence pessimism                          0.012     34.939
  clock uncertainty                                     -0.200     34.739
  u_digital_top/u_m1d/t1949/t1948/t1477/t1358_reg_30_/CK (SDFFRHQX8M)
                                                                   34.739 r
  library setup time                                    -0.231     34.507
  data required time                                               34.507
  ------------------------------------------------------------------------------
  data required time                                               34.507
  data arrival time                                               -34.741
  ------------------------------------------------------------------------------
  slack (VIOLATED)                                                 -0.233

你的report里面,少了时钟clock (rise edge)吧
你时钟定义成功了么?定义的没有问题么?
或者脚本跟以前一样,没有改过么?

恩,就是少了你说的那个 但是前面的startpoint endpodint 都有这个clk的 在脚本里面我是定义了时钟的。

该路径,从startpoint到endpoint的整条路径是纯组合逻辑吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top