微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样使DC调用尽量少的cell type

怎样使DC调用尽量少的cell type

时间:10-02 整理:3721RD 点击:

因为要自己做数字库,所以希望综合时调用尽量少的cell type,现在我只知道采用set_dont_use命令来禁用某些cell,只能采取“综合--统计netlist--在dc脚本中禁用部分cell--综合--”的办法。不知道大大们有没有更好的办法,十分感谢~

    没有懂你的意思,你要用使用尽量少的cell type还是尽量少的cell count?



    谢谢您的回答,抱歉,没写清楚,是要尽量少的cell type,还麻烦您帮助一下,谢谢了~

你设计一种cell,能够实现所有cell的功能就ok啦

顶楼上的
另一个完善的库应该cell type和 drive越多越好样

如果你自己设计的cell lib.那么lib里面有什么,DC就会用什么,没有用的东西,DC也看不到.
除非是现在你哪其他的库在做评估,那么dont use命令就够了.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top