verilog 除法
时间：10-02
整理：3721RD
点击：
请问大侠们verilog 除法怎么实现，就譬如b = a / 64,该怎么实现呢?
如果是64，移位就可以了。
移位吧，可以设置层次电路，来保证速度频率之类的
2的n次方都可以进行移位，其他的可以利用循环相减法！
恩，应该是的！
一般都会用减法，比较，最后求商和余，不知最优化的是什么办法?
codec 算法
二分、穷举
同意
涨见识了
长见识了
小弟冒昧的问一句，那如果除以一个未知数，例如 c = a /b,那要怎么办啊！