微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > VCS/NC仿真对于高阻态的处理?

VCS/NC仿真对于高阻态的处理?

时间:10-02 整理:3721RD 点击:
最近在用VCS和NC仿真时,发现仿真软件对于高阻信号都是按照不定态处理,即与高阻相关的信号都变为了不定态。
而我现在在仿的一个SOC的IP的代码中,却把高阻态默认为“1”,导致仿真功能不对
请问大家仿真软件,可不可以将高阻设为“1”?或有什么好的解决方法?
谢谢!

高阻态就是高阻态.不可以设为1,也不可以高为0.仿真的时候自有妙处.
高阻态过一次逻辑运算,就变成不定态.
高阻态是仿真中不能忽略的.否则产生问题检查不出来.
如果是在IO上,那么在你理解IO用途的情况下,可以在test bench里面pullup或者pulldown,
或者按设计要求给驱动.

好的,谢谢,理解了

学习了

如果高阻态设置为1,理论上逻辑不应该有错,你应该去查下到底有什么问题



    同意2#说法,不能设为1 同时a2d谐以及d2a的处理是不一样地建议看下。nanosim 的mix_signal那篇文档

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top