微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 急!求助:关于FPGA的面积计算!

急!求助:关于FPGA的面积计算!

时间:10-02 整理:3721RD 点击:
我想请问各位大虾:
我用FPGA设计实现一个加法器,里面的逻辑单元的个数已经确定。如下所示:
total logic elements :57
total combinational funtions:57
dedicated logic registers:20
total registers:20
total pins:42
total virtual pins:0
total memory bits:0
embedded multiplier 9-bit elements:0
total PLLs:0
请问,每个这里的逻辑单元的面积是多少呢?我想确定最后用FPGA实现的总的面积?
非常感谢!

LE 57个的嘛



    但是LE的面积怎么知道呢?还有其他的逻辑单元的面积~我想计算最后的总的面积~

我理解这里说的面积就是指的逻辑资源吧

总面积的计算,我不不很清楚



    我想要计算的面积不只指的是资源的数目,更主要的是我想计算这个FPGA方法设计实现的总面积,需要用到逻辑单元的数目还有每一个逻辑单元的面积~但是这个我查不到~其实还要考虑布线来回占的面积,但是i这个先暂时不考虑了

确实FPGA方面进行总面积的计算,很少,但是现在我确实要研究这个方面的!请各位懂这方面的大虾帮帮忙!



    小编,如果要进行FPGA的面积计算,有好的方法吗?O(∩_∩)O~

FPGA只有LUT,DFF,block memory个数的概念,没有面积的概念。

好像没有约束面积的



    那FPGA就不能进行面积的计算了吗?我在一些网页上看见可以进行FPGA的面积计算,方法就是用这些逻辑单元的数目乘以对应的逻辑单元的面积等于最后的总面积,其实还得考虑到布线的面积。或者用等效门的方法,等效成nand,nor等门来最后估算FPGA所用的面积大小。求指教!O(∩_∩)O~



    是的,正常FPGA没有约束面积的,但是如果我想计算FPGA的面积,怎么办呢?可以用上面我写的方法吗?

请教我的理解对吗?  那FPGA里的每一个逻辑单元的面积又怎么得到呢?datasheet里也没有呀

主要看资源占有率,当资源不够用时再考虑优化。小编是说物理上的面积吧,那个没有必要知道吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top