后仿数据异步过渡时老是因为setup时间不足出错，求高人指点怎么办？

用VCS跑chip的layout sdf反标后仿，经常跑得全变X。
调查下来发现是数据在异步过渡时因为setup不足，vcs报timing violation，并且让采到的数据变成X了。
求高人指点后仿时，怎样让异步过渡能正常采到数据?
总不能让我凑timing回避问题吧?这样感觉就失去意义了。
还有我也知道+notimingcheck可以回避问题，但总感觉用在后仿不太好。
有没有更好的方法?求指导。

第几级的同步器?
第一级的就直接修改sdf吧

参考：http://hi.baidu.com/raulyrx/blog/item/5c2537f4207cfb39bc3109c8.html
vcs +optconfigfile+vcs_cfg
================vcs_cfg 的内容＝＝＝＝＝＝＝＝＝＝
instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}
=============================================
或者 vcs +optconfigfile+async.list
async.list内容：
instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}

只要人工确认确实是做了同步，用no timing check没问题的

    非常感谢，学习了！
    我觉得直接全局用+notimingcheck可能会掩埋潜在问题，上面这个方法应该我比较接受。

   
是第一级的。谢谢回答！

确认是第一级，就不提取第一级的setup/hold time

学习一下