微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何将irun报的error变成warning?

如何将irun报的error变成warning?

时间:10-02 整理:3721RD 点击:
其实包含了2个问题
1, 代码风格写成这样行吗?这里PA是parameter。 比如 parameter PA=10;
   assign cc =(PA > 8) : {aa[PA-1:8], bb[7:0]} : aa[PA-1:0];
2, 仿真的时候,报错, ius 8.多的版本
   Error,说 Index part-select width is less than or equal to zero
   我感觉没什么问题
所以现在关注2个方面
1, 能不能工具做些改动,降低严重程度,这类错误报成warning,而不是error?
2, 综合不知能不能过,明天上班试试看


说心里话,我很想羞辱一下你。你感觉没问题,我认为你的问题很大。我还第一次听说认为
仿真器报的Error没问题,要强行降为warning。
assign cc =(PA > 8) : {aa[PA-1:8], bb[7:0]} : aa[PA-1:0];
请仔细看看自己写的东西有没有问题,仿真器为什么会报Error。
仿真器发展这么多年,如果连Verilog基本语法的编译都处理不好,那要它有何用处?
出问题先找自己的问题,别动不动怀疑仿真器,态度不对不适合做ic。

使用条件编译更合适。

    阿弥陀佛,施主息怒
    1,:是我发帖时敲错了,代码里是 ?
    2,有些工具是可以改变告警等级/屏蔽掉某些类型告警的,但是irun我不太确定,所以请教下看哪位用过?

    嗯,这绝对是一个好方法,比改变工具好多了,多谢多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top