微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > timing loop问题

timing loop问题

时间:10-02 整理:3721RD 点击:
一个状态机在某一个状态进入睡眠模式,就是将时钟关掉了。但是这会导致自己将自己的时钟关掉的问题,就会出现timing loop 请问大家有什么好的意见解决这个问题

我想可以通过加Flip-flop来打断
只要存在CK-Q-组合逻辑-CK的路径,就会被工具认为存在timing loop。我想,只要在CK-Q之后,在插入一个FF,也就是D-Q,然后Q再通过组合逻辑去控制MUX时钟选择端,应该可以去掉timing loop。

combinational timing loop is not allowed.
Sequential loop seems ok like said in the previous reply.

Thanks!

很好,谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top