微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 分频器!紧急求助!

分频器!紧急求助!

时间:10-02 整理:3721RD 点击:
小弟想设计一个分频器,通过元件例化调用,但是一直没能通过编译
心中甚是急躁,因为论文交期将至,所以向大家求救!
那位大虾能够解决困惑,或是有过经验请给与指点,不胜感激!
可以是选择多种分频数的:如可选择8分频,16分频
用VHDL语言写出!
多谢了!
临表涕零!
如有原程序,请发至:renfengyuan003@sina.com.cn

[求助]分频器!紧急求助!
小弟想设计一个分频器,通过元件例化调用,但是一直没能通过编译
心中甚是急躁,因为论文交期将至,所以向大家求救!
那位大虾能够解决困惑,或是有过经验请给与指点,不胜感激!
具有选择多种分频数的功能:如可选择8分频,16分频
用VHDL语言写出!
多谢了!
临表涕零!
如有原程序,请发至:renfengyuan003@sina.com.cn  

[求助]分频器!紧急求助!
不必连发两次吧。
最简单的办法是调用一个计数器,8分频,16分频可以从不同的引脚输出,都有了。

[求助]分频器!紧急求助!
天,你要分频的,可是我的时钟周期太大了怎么样把他缩小了?按楼上的大侠说难道要倍频的么?

[求助]分频器!紧急求助!
全局时钟频率不够?那就没戏唱了……

[求助]分频器!紧急求助!
倍频用pll或dll

[求助]分频器!紧急求助!
没有必要用pll吧。如果要8分频,那肯定是有被分频的主频了。
我建议先8分频,定义为信号1;再对信号1做2分频,定义为信号2。

TONG WEN

分频器数脉冲个数就行了

不会VHDL

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top