微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC FM 出现问题

DC FM 出现问题

时间:10-02 整理:3721RD 点击:
我对8051内核中的译码器进行综合,然后用综合后的门级网表与RTL代码做形式验证,但是有两个不匹配点,看那个逻辑椎,说的是两个DFF不满足。但是不知道该怎么修改啊?请问一下各位高手,像我这种综合之后做形式验证出现问题,应该从什么地方入手调试?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top