微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE13.4生成的ROM的IP核

ISE13.4生成的ROM的IP核

时间:10-02 整理:3721RD 点击:
求助!我用ISE13.4生成的ROM的IP核,(初始化的.coe文件由matlab生成,)我想只用地址输入,时钟和数据输出端,但生成的符号多了几个端口,好像是数据输入和写使能,仿真时出错,大概是说多余没用的这几个端口有问题,这该怎么解决 啊,,求指导

把你的代码贴出来,把报错的信息也贴出来

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top