大家好，弱问个基本的语法问题

随便，写不写都一样

在verilog设计中 你不指定数据的位宽， 工具会有个默认值的， 默认为32或者64位。 推荐在写代码的时候指定数据的位宽。

基本上会默认32位，还是写一下位数比较好

如果作CDC检查的话,会报警告的,但一般总和工具会给你优化掉

写一下吧 最好写成参数 这样方便修改

最好要写，特别是你这种牵扯到两个数据比较大小、比较是否相等的时候。

写！这是良好的RTL编码风格！原因很简单，便于别人阅读和自己审查！

原则上最好注明位数，不要为了省一点功夫，到头来如果出错，排错很痛苦