微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC中check_design的哪些报告内容是无关紧要的

DC中check_design的哪些报告内容是无关紧要的

时间:10-02 整理:3721RD 点击:
(1)connect to logic 1
(2)connect to logic 1 or logic 0
(3)connected directly to output port
是不是这些都不需要分析的,假如是的话,怎么设置参数屏蔽这些内容啊,谢谢

就高手解答

尽量在RTL中固定

为什么要屏蔽呢?报告出来用于检查不是更好

可以用脚本处理

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top