• · 时钟分频11-26
• · verilog中generate的用法（genvar）11-26
• · SD卡初始化后不能读写？11-26
• · 怎么求一组数列的最小值和次小值11-26
• · 请教如何学习MicroBlaze11-26
• · always@(mode_ctrol)悲剧11-26
• · verilog中memory型数据能在module中作输出么？11-26
• · modelsim仿真状态机的时候,如何才能把转台机的名字给显示出来！11-26
• · 大面阵探测器设计讨论11-26
• · 调用模块出错了，求指教11-26
• · 用FPGA实现均匀延迟线？11-26
• · quartus9.1调用modelsim ae 时序仿真时出现failed to find instance，求助解决方法11-26
• · FPGA设计的一些难题求解11-26
• · fifo缓存11-26
• · 搭建仿真环境用什么版本的linux最好？11-26
• · 使用ISE chipscope修改信号后信号名不能更新，如何解决？11-26
• · ISim里面仿真DCM11-26
• · quartus DC encounter11-26
• · virtex-5 ml506开发板程序下载失败，求侠客指点11-26
• · modelsim 后仿 信号全都是不定态11-26
• · 请问Cyclone III能配DDR2 667吗11-26
• · FPGA内部想做local bus总线，能使用inout型么？11-26
• · 请教累加器的问题11-26
• · 求教fpga DLL的作用11-26
• · ISE 12.4 core generator 不能用11-26