微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教累加器的问题

请教累加器的问题

时间:10-02 整理:3721RD 点击:
在做一个mac电路,里面有用到累加器,现在情况是,没有CPU发过来的重新装载信号把累加器重新复位,把收到的新数据重新进行乘法运算后累加起来,这样就出现一个问题,如何让累加器做完一个累加计算后,自己能自动复位,重新开始新一轮工作?哪位做过这个方面的东西,请指点!谢谢

能否给累加器设计一个同步清零端,用计数器定时给它清零,时间由你来控制,然后把累加值输出锁存,这样同时完成了清零,而且累加值也得到了锁存,不知能否满足你的要求!

问题比较模糊, 或可用新数据复位, 或者可用计数完成延时复位.

谢谢楼上两位,问题已经解决!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top