求教fpga DLL的作用

时间：10-02 整理：3721RD 点击：

最近开始看fpga的datasheet，原文中有“The DLL seeks to align the rising-edge of feedback signal at the CLKFB input with the rising-edge of CLKIN input” 和 "Once the DLL has brought the CLK0 signal in phase with the CLKIN signal..."
前一句是说dll是为了对齐clkfb和clkin；后一句说clk0和clkin相位对齐。dll的作用到底是什么sa?时钟对齐的目的何在?

DLL可以也可以实现倍频，可以吧一个时钟1.5，2 ..等倍频，同时与输入时钟对齐

上一篇：ISE 12.4 core generator 不能用
下一篇：请教累加器的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器