• · 小白继续求教！关于外围模块地址的问题！11-26
• · 怎样对microblaze内部的存储器进行操作11-26
• · verilog调用浮点型IP核加法器，它的两个输入是不是应该按浮点型的格式输入11-26
• · 求助！从ROM中读出的第一个数据占据了3个时钟？11-26
• · 保存在memory中的图像读取问题11-26
• · 用SignalTap ii 调试遇到的一个怪事11-26
• · 很多人都在使用FPGA，有人能知道FPGA如何设计的吗11-26
• · 多通道的AD采样如何做到数据同步？11-26
• · 为什么安装好matlab和dsp_builder之后看不到dsp的库？11-26
• · 求助：PCIE 硬核IP 怎么用起来？能给点指点吗？11-26
• · 求助！rom调用时只能读取两个数11-26
• · USB2.0 high speed 模式下，USB PHY是如何采样480Mb/s的数据？11-26
• · 一般一个电路的Timing slack有多少啊？11-26
• · 请教高手关于uvm验证方法学的学习入门11-26
• · 仿真中的乘法器调用怎么不起作用11-26
• · fpga的前途11-26
• · 请教：FPGA 如何功耗分析11-26
• · 关于signalTap采样时钟的疑问11-26
• · SignalTap II has too many fan-outs问题11-26
• · 问一下高手，如何从菜鸟提高FPGA能力？11-26
• · ASIC和FPGA/CPLD的区别11-26
• · CPLD和FPGA内部结构有何不同11-26
• · 关于组合逻辑产生latch的一段代码，请大家帮忙分析11-26
• · ISE为什么会报异步时钟的时序违例呢？这两个clock已经指定不同的group了。11-26
• · 利用verilog 实现CCD的控制 这程序编译时有32个错误 请高手矫正11-26