多通道的AD采样如何做到数据同步？

板子上面有两个AD,这两个AD分别有时钟输出,在布线上两路时钟走线的误差大约在10mm之内，如何在FPGA中将这两路数据同步起来?
FPGA的时钟和AD的输入时钟是同源的，但是AD的输入时钟还经过了一个额外的时钟驱动芯片，两边的时钟应该是不完全一样的。

没人回答吗，高手指点一下啊

通过多个双时钟FIFO复接就可以完成多路AD数据的同步

板上10mm长度差造成的skew完全可以忽略。根据ADC Datasheet中的output delay信息，在FPGA综合器上作好相应的input delay时序约束即可。