• · QUARTUS两个警告的意思——求解释11-26
• · 请教大伙：c程序如何调用verilog模块联合仿真验证11-26
• · cadence每次启动不会自动调用.cdsinit cadence6.1.311-26
• · 如何设置ISE，使其调用所需要的synplify版本？谢谢！11-26
• · 自动调用Synplify及ISE的问题11-26
• · modelsim中如何仿真调用rom的程序？11-26
• · 请大家给个建议，我现在快被给逼疯了！11-26
• · 关于FSM是否要带dafault的疑问11-26
• · 数字前端通过移位实现的乘法在综合的时候生成什么样的电路啊11-26
• · 请问什么时候用两级flip-flop11-26
• · DC DFT的bottom-up问题请教11-26
• · 求助！HPC2 DDR2 modelsim 仿真的问题11-26
• · 请问这段CASE语句用ISE布局布线为何会用到MEMORY？&如何避免用到RAM？11-26
• · 基于APB协议的外设设计问题11-26
• · 求解决dsp builder中signal compiler编译后的warming~11-26
• · 求教高手啊！ Xilinx ISE 13.2还能不能支持分区编译啦？11-26
• · 问i2c 设计中的时序约束问题11-26
• · 异步电路同步问题11-26
• · dft测试 但是没法替换scan dff 急11-26
• · 调用了一个浮点小数除法器IP核，仿真时其输出后23位尾数位输出为不定值11-26
• · 求助：加法变减法！ISE综合遇到相当诡异的bug！11-26
• · 请教 关于 信噪比SNR 及 SQNR的求解方法11-26
• · 外围模块直接连在系统总线上可行吗？11-26
• · spartan6多个MCB以多体交叉方式进行burst连续存取11-26
• · 使用qartus跑FPGA实现，耗时太长，请问各位高手怎么能缩短跑FPGA的时间？11-26