微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC DFT的bottom-up问题请教

DC DFT的bottom-up问题请教

时间:10-02 整理:3721RD 点击:
综合了几个小模块BLK1.BLK2,BLK3并且进行DFT,DFT的输入为scan_si,scan_en,输出为scan_so。然后进行顶层模块的综合,用2种方法得到2种的结果:(1)将BLK1.BLK2,BLK3的ddc作为library读入,然后set_dont_touch BLK1.BLK2,BLK3,综合后进行覆盖率分析,只有38%。 BLK1. BLK2, BLK3 的端口没有任何改变。
(2)将BLK1.BLK2,BLK3的netlist读入,然后set_dont_touch BLK1.BLK2,BLK3,综合后进行覆盖率分析,有99%,但是 BLK1. BLK2, BLK3 的端口增加test_si,test_so。并且scan_si和scan_so失去作用。

不知道需要修改和增加什么东西,求教,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top