使用qartus跑FPGA实现，耗时太长，请问各位高手怎么能缩短跑FPGA的时间？

只是功能仿真的话  直接用modelsim

不是做仿真，要做下载文件测试。

完全不知道你在说什么。
  如果是综合太慢，那没有办法，可以试试增量编译滴。

就是在Place&Route的阶段，时间很长，每次修改设计，都要重新跑，很浪费时间~
spring soft 公司有个加速工具Siloti，不知道行不行?
mentor有个综合工具支持增量综合，不过效果不明显~

说错了！Siloti只能做后仿真加速

修改程序，一步一步操作的写的简单点儿。算法级别的写法，在做综合的时候很慢。我曾经在程序里面用乘法取余这些操作，综合要30多分钟，后来修改了之后缩短成3分多钟。

升级服务器，用linux版本的工具。我们都是跑七八个小时，没有办法

感谢各位

XCV6LX550T资源消耗75%，PAR实现只需要65mins