求教高手啊！ Xilinx ISE 13.2还能不能支持分区编译啦？

时间：10-02 整理：3721RD 点击：

小弟想用Xilinx ISE的分区编译(Partition)功能，在Xilinx官网上找到个文档介绍怎么使用分区编译
但是现在发现ISE 13.2上的右键菜单里找不到那个"New Partition"的选项了。本人的FPGA是Virtex-5系列，资料上明确说明是可以支持分区编译的。请高人指点一下13.2上怎么用分区编译啊?
官网教程：http://china.xilinx.com/support/documentation/application_notes/c_xapp918.pdf
教程上的菜单截图

没有人用过这个功能吗? 自己顶一个

很想用，但是不会用设计大了还真不好搞~

thank you it is interreting software

不能用了从12.1以后就没有partition的功能貌似planhead有参照http://www.eefocus.com/iweimo/blog/12-03/245947_2a0ae.html

上一篇：问i2c 设计中的时序约束问题
下一篇：求解决dsp builder中signal compiler编译后的warming~

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类